Aceleração de hardware em sistemas embarcados para aprendizado de máquina utilizando KNN em FPGA

Aprendizado de máquina tem se tornado uma ferramenta essencialpara qualquer sistema de tomada de decisão. Devido a limitaçõesde performance impostas por arquiteturas tradicionais que utilizamCentral Processing Units (CPUs), para aplicações mais críticas, métodosde aceleração com Graphical Processing Unit (GPU) e ApplicationSpecific Integrated Circuit (ASIC) têm sido empregados. No entanto,quando aplicadas a sistemas embarcados, estas apresentam limitaçõesrelacionadas a tamanho físico e complexidade. Para resolverestes problemas, a utilização da tecnologia Field Programmable GateArray (FPGA) tem se mostrado promissora devido a sua grande eficiência,paralelismo real, reconfigurabilidade e flexibilidade. Diantedisso, este estudo tem como objetivo, além de fazer uma revisãoaprofundada da bibliografia, apresentar arquiteturas projetadasem FPGA que buscam minimizar tais limitações, maximizando aeficiência, sem perda de performance significativa e de modo a viabilizarsua utilização em sistemas embarcados. Resultados mostramganhos em performance acima de 95% quando utilizando um hardwareespecialista desenvolvido em FPGA utilizando o algoritmo deaprendizado de máquina K-Nearest Neighbor (KNN).

ASIC-Resistant Proof of Work Based on Power Analysis of Low-End Microcontrollers

Application-Specific Integrated Circuit (ASIC)-resistant Proof-of-Work (PoW) is widely adopted in modern cryptocurrency. The operation of ASIC-resistant PoW on ASIC is designed to be inefficient due to its special features. In this paper, we firstly introduce a novel ASIC-resistant PoW for low-end microcontrollers. We utilized the measured power trace during the cryptographic function on certain input values. Afterward, the post-processing routine was performed on the power trace to remove the noise. The refined power trace is always constant information depending on input values. By performing the hash function with the power trace, the final output was obtained. This framework only works on microcontrollers and the power trace depends on certain input values, which is not predictable and computed by ASIC.

Design of ASIC Square Calculator Using AncientVedic Mathematics

This article includes a simple design of Vedic square calculator for Application Specific Integrated Circuit (ASIC). This is a straightforward and innovative design of Vedic calculator using only few basic digital logic gates. Among the all sutras and sub sutras of ancient Vedic mathematics, the sutra ‘Urdhva Tiryagbyham’ is used here for square calculation of two bits numbers which results in an effortless and faster method of square calculation than all the existing methods. The design and minimization of the circuit has been carried out to achieve a standard architecture that is the simplest too. Here Xilinx ISE software tool is used rigorously to simulate the architecture.