Picosecond Timing Analysis in Integrated Circuits with Pulsed Laser Stimulation

Author(s):  
A. Douin ◽  
V. Pouget ◽  
D. Lewis ◽  
P. Fouillat ◽  
P. Perdu
Author(s):  
V. Pouget ◽  
E. Faraud ◽  
K. Shao ◽  
S. Jonathas ◽  
D. Horain ◽  
...  

Abstract This paper presents the use of pulsed laser stimulation with picosecond and femtosecond laser pulses. We first discuss the resolution improvement that can be expected when using ultrashort laser pulses. Two case studies are then presented to illustrate the possibilities of the pulsed laser photoelectric stimulation in picosecond single-photon and femtosecond two-photon modes.


Author(s):  
T. Kiyan ◽  
C. Boit ◽  
C. Brillert

Abstract In this paper, a methodology based upon laser stimulation and a comparison of continuous wave and pulsed laser operation will be presented that localizes the fault relevant sites in a fully functional scan chain cell. The technique uses a laser incident from the backside to inject soft faults into internal nodes of a master-slave scan flip-flop in consequence of localized photocurrent. Depending on the illuminated type of the transistors (n- or p-type), injection of a logic ‘0’ or ‘1’ into the master or the slave stage of a flip-flop takes place. The laser pulse is externally triggered and can easily be shifted to various time slots in reference to clock and scan pattern. This feature of the laser diode allows triggering the laser pulse on the rising or the falling edge of the clock. Therefore, it is possible to choose the stage of the flip-flop in which the fault injection should occur. It is also demonstrated that the technique is able to identify the most sensitive signal condition for fault injection with a better time resolution than the pulse width of the laser, a significant improvement for failure analysis of integrated circuits.


2019 ◽  
Author(s):  
Μιχαήλ Τσιαμπάς

Η τεχνολογία συνεχίζει να εξελίσσεται, μειώνοντας τα μεγέθη των τρανζίστορ αποσκοπώντας και στη μείωση των ονομαστικών τάσεων τροφοδοσίας ως τον ευκολότερο τρόπο μείωσης του αποτυπώματος ισχύος. Ταυτόχρονα, οι σύγχρονες deep submicron τεχνολογίες, έχουν σταματήσει να ακολουθούνε το νόμο του Moore αναφορικά με τα όρια τάσης, μειώνοντας το περιθώριο κανονικής λειτουργίας για κάθε device στα ολοκληρωμένα κυκλώματα. Επιπλέον, η μείωση των μεγεθών των τρανζίστορ οδηγεί σε αναλογική αύξηση της αντοχής των μεταλλικών στρωμάτων, ειδικά στις χαμηλότερες στρώσεις μετάλλων. Η βιομηχανία κινείται σταδιακά προς την κατεύθυνση της παραγωγής κυκλωμάτων Multi-core, Multi-die και Multi-GHz, γεγονός που συνεπάγεται μεγαλύτερα ολοκληρωμένα κυκλώματα, που λειτουργούν σε ακόμη υψηλότερες συχνότητες. Το μέγεθος των σύγχρονων ολοκληρωμένων κυκλωμάτων, τόσο από την άποψη του αριθμού των στοιχείων όσο και του μεγέθους του δικτύου διανομής ισχύος, καθώς και η ταυτόχρονη λογική μετάβαση των devices σε υψηλές συχνότητες (με μεγαλύτερη ταχύτητα) και η μεγαλύτερη αντίσταση του δικτύου παροχής ηλεκτρικού ρεύματος επιδεινώνουν τον θόρυβο τροφοδοσίας (πτώση τάσης) κατά τη λειτουργία του ολοκληρωμένου κυκλώματος. Το φαινόμενο της πτώσης τάσης είναι πλέον το σημαντικότερο πρόβλημα, δημιουργόντας πάντα στους σχεδιαστές μια αμφιβολία για το εάν η τάση που φτάνει στα λογικά κελιά είναι αρκετή για να είναι τα καταστήσει λειτουργικά. Μικρές αλλαγές στην τάση τροφοδοσίας μπορούν να προκαλέσουν εκθετικές αλλαγές στις καθυστερήσεις των πυλών, οι οποίες μπορεί να προκαλέσουν προβλήματα χρονισμού, εκτός εάν υπάρξει μια μεθοδολογία που να μπορεί να γνωρίζει και να χρησιμοποιεί την ακριβή τάση πανω απο καθε device του ολοκληρωμένου κατα τη διάρκεια της ανάλυσης χρονισμού. Η σύνδεση του φαινομένου της πτώσης τάσης και του στατικού χρόνου καθίσταται απαραίτητη. Ακόμη και τα χειρότερα μονοπάτια που προκύπτουν πραγματοποιώντας μια Στατική Ανάλυση Χρόνου μπορεί να είναι πολύ ευαίσθητα στις διακυμάνσεις τάσης, επομένως μπορεί να υπάρχει κάποιος συνδιασμός διανυσμάτων εισόδου για προσομοίωση το οποίο θα προκαλέσει παραβίαση του χρονισμού. Στον χώρο του EDA, οι αναλύσεις πάντα στοχεύουν στις χειρότερες συνθήκες. Η ανάλυση Ακεραιότητας Ισχύος απαιτεί την δημιουργία δραστηριότητας στο υπο δοκιμή ολοκληρωμένο κύκλωμα, κάτι το οποίο προέρχεται είτε από vectorless μεθόδους είτε από vector driven, προκειμένου να εντοπιστεί η χειρότερη περίπτωση πτώσης τάσης και μέγιστης κατανάλωσης ενέργειας. Από την άλλη πλευρά, η παραδοσιακή Ανάλυση Χρόνισμού δεν καταφέρνει να συμπεριλάβει το φαινόμενο της πτώσης τάσης χωρίς να παράξει πολυ πεσιμιστικά αποτελέσματα. Λαμβάνοντας υπόψην την πολυπλοκότητα των σύγχρονων ολοκληρωμένων, τον αριθμό όλων των δυνατών εισόδων και τις αλληλεπιδράσεις που λαμβάνουν χώρα κατά τη διάρκεια της προσομοίωσης, είναι πρακτικά αδύνατο να βρεθεί ο συνδιασμός εισόδων, ο οποίος να οδηγήσει στη χειρότερη πτώσης τάσης και συνεπώς στη χειρότερη καθυστέρηση του ολοκληρωμένου, συνιστώντας ένα πρόβλημα που δεν μπορεί να επιλυθεί αναλυτικά.Στη παρούσα διατριβή παρουσιάζονται καινοτόμες μεθοδολογίες τόσο για την Ανάλυση Ακεραιότητας Ισχύος όσο και για την Ανάλυση Χρόνισμου των σύγχρονων Ολοκληρωμένων Κυκλωμάτων σε τεχνολογίες πολύ μικρών διαστάσεων. Οι μεθοδολογίες που παρουσιάζοντια συμμορφώνονται με όλα τα βιομηχανικά πρότυπα (μορφές αρχείων και εργαλεία). Η ανάλυση ακεραιότητας ισχύος αποτελείται από έναν πολύ γρήγορο και εξαιρετικά ακριβή προσομοιωτή με δυνατότητα προσομοίωσης του δικτύου τροφοδοσίας, αντιμετωπίζοντας το πρόβλημα των άρρηκτα συνδεδεμένων επιπτώσεων της πτώσης τάσης στο χρονισμό, κατά τη λειτουργία του ολοκληρωμένου κυκλώματος. Η μεθοδολογία υπολογίζει επίσης τη χειρότερη τάση τροφοδοσίας για όλα τα devices. Οι προτεινόμενες μεθοδολογίες ανάλυσης χρονισμού έχουν αποδειχθεί πολύ πιο ακριβείς σε σχέση με τις υφιστάμενες μεθοδολογίες στο χώρο, εισάγοντας τη στατιστική Δυναμική Ανάλυση Χρόνου με βάση τα αποτελέσματα της προτεινόμενης μεθοδολογίας Ανάλυσης Ισχύος. Για τα τμήματα στατιστικών εκτιμήσεων των μεθοδολογιών, χρησιμοποιήθηκε ένας ισχυρός μηχανισμός στατιστικής πρόβλεψης σε δύο υλοποιήσεις λογισμικού.


2020 ◽  
Vol 10 (23) ◽  
pp. 8576
Author(s):  
Han Yang ◽  
Rui Chen ◽  
Jianwei Han ◽  
Yanan Liang ◽  
Yingqi Ma ◽  
...  

Thermal Laser Stimulation (TLS) is an efficient technology for integrated circuit defect localization in Failure Analysis (FA) laboratories. It contains Optical Beam-Induced Resistance Change (OBIRCH), Thermally-Induced Voltage Alteration (TIVA), and Seebeck Effect Imaging (SEI). These techniques respectively use the principle of laser-induced resistance change and the Seebeck effect. In this paper, a comprehensive model of TLS technology is proposed. Firstly, the model presents an analytical expression of the temperature variation in Integrated Circuits (IC) after laser irradiation, which quantificationally shows the positive correlation with laser power and the negative correlation with scanning velocity. Secondly, the model describes the opposite influence of laser-induced resistance change and the Seebeck effect in the device. Finally, the relationship between the current variation measured in the experiment and other parameters, especially the voltage bias, is well explained by the model. The comprehensive model provides theoretical guidance for the efficient and accurate defect localization of TLS technology.


Sign in / Sign up

Export Citation Format

Share Document