KINERJA ALGORITMA BRANCH PREDICTION DALAM MENGATASI CONTROL HAZARD PADA PIPELINE PROSESOR DLX

Penerapan teknik pipeline pada prosesor DLX dapat meningkatkan kinerja/kecepatan prosesor tersebut. Pada implementasinya, teknik pipeline tidak dapat diterapkan secara penuh karena timbulnya hambatan yang disebut dengan risiko pipeline (pipeline hazards) yang terdiri dari: data hazard, structural hazarddan control hazard. Dengan terjadinya hazard, maka kinerja yang dicapai oleh pipeline sulit untuk mencapai kondisi ideal, karena prosesor harus melakukan pipeline stall, yaitu satu atau beberapa tahap pipeline harus dihentikan. Kendala yang terdapat pada risiko kendali (control hazard) adalah kesulitan untuk menentukan kontrol berikutnya pada saat terjadi pencabangan. Hal ini berkenaan dengan pengubahan nilai PC untuk menunjukkan instruksi berikutnya yang akan dieksekusi. Dengan adanya control hazard, maka ada satu tahap atau lebih yang dihentikan. Untuk mengatasi masalah ini, salah satu algoritma yang sering digunakan adalah algoritma untuk memprediksi terjadinya pencabangan yang disebut dengan branch prediction algorithm (algoritma prediksi pencabangan). Algoritma ini merupakan salah satu usaha untuk memprediksi terjadinya pencabangan pada instruksi pencabangan. Tulisan ini merupakan analisis yang mengevaluasi penerapan branch prediction algorithm untuk mengatasi control hazard yang terjadi pada pipeline prosesor dlx. Pengujian dilakukan pada beberapa aplikasi dengan mengujinya pada dlxsim. Hasil pengujian menunjukan bahwa algoritma ini cukup efektif untuk mengatasi control hazard akibat instruksi pencabangan pada beberapa aplikasi.

Instruction Scheduling on a Pipelined Processor for Mechanical Measurements

Pipeline processing provides us an effective way to enhance processing speed with low hardware costs. However, pipeline hazards are obstacles to the smooth pipelined execution of instructions. This paper analyzes the pipeline hazards occur in a pipeline processor designed for data processing in mechanical measurements. Instruction scheduling and register renaming are performed to eliminate hazards. The simulation experiments are performed, and the effectiveness is confirmed.