HDA: Hierarchical and dependency-aware task mapping for network-on-chip based embedded systems

2020 ◽  
Vol 108 ◽  
pp. 101740
Author(s):  
Chun-Hsian Huang
Keyword(s):  
Embedded Systems ◽  
Network On Chip ◽  
Task Mapping ◽  
On Chip

scholarly journals Genetic algorithm for task mapping in embedded systems on a hierarchical architecture based on wireless network on chip WiNoC

DYNA ◽  
2017 ◽  
Vol 84 (201) ◽  
pp. 202 ◽  
Author(s):  
Maribell Sacanamboy Franco ◽  
Freddy Bolaños-Martinez ◽  
Álvaro Bernal-Noreña ◽  
Rubén Nieto-Londoño
Keyword(s):  
Genetic Algorithm ◽  
Embedded Systems ◽  
Wireless Network ◽  
Network On Chip ◽  
Hierarchical Architecture ◽  
Task Mapping ◽  
On Chip ◽  
La Red

Los sistemas de red en chip (NoC) fueron desarrollados originalmente para proporcionar un alto rendimiento, mediante la disponibilidad de varias unidades de procesamiento, conectadas a través de una red cableada dentro del circuito integrado. Wireless NoC (WiNoC o WNoC) son una evolución natural de los sistemas NoC, que integran una comunicación jerárquica dentro del chip para mejorar la escalabilidad. El mapeo de tareas en los sistemas WNoC representa un proceso desafiante, que a menudo implica varios objetivos de optimización, como potencia, rendimiento, productividad, uso de recursos y métricas de red. Este artículo describe un algoritmo genético basado en un enfoque para encontrar soluciones óptimas de asignación de tareas en tiempo de diseño, para sistemas embebidos que trabajan sobre un WiNoC. Los objetivos de optimización fueron: Aceleración, Consumo de Energía y Ancho de Banda. La red de destino utilizada para la simulación puede ser vista como un WiNoC jerárquica de dos niveles. El primer nivel corresponde a un conjunto de subredes que están conectadas por cables y son de tipo malla. El segundo nivel corresponde a una topología en estrella de enlaces inalámbricos, que conectan las subredes de primer nivel. El algoritmo propuesto muestra un buen desempeño en relación con los objetivos de optimización y la WiNoC heterogéneo simulada.

scholarly journals Thermal-Aware Task Mapping on Dynamically Reconfigurable Network-on-Chip Based Multiprocessor System-on-Chip

2018 ◽  
Vol 67 (12) ◽  
pp. 1818-1834 ◽  
Author(s):  
Weichen Liu ◽  
Lei Yang ◽  
Weiwen Jiang ◽  
Liang Feng ◽  
Nan Guan ◽  
...  
Keyword(s):  
Network On Chip ◽  
System On Chip ◽  
Multiprocessor System ◽  
Task Mapping ◽  
Dynamically Reconfigurable ◽  
On Chip

Task mapping and scheduling for network-on-chip based multi-core platform with transient faults

2018 ◽  
Vol 83 ◽  
pp. 34-56 ◽  
Author(s):  
Navonil Chatterjee ◽  
Suraj Paul ◽  
Santanu Chattopadhyay
Keyword(s):  
Network On Chip ◽  
Task Mapping ◽  
Transient Faults ◽  
On Chip

scholarly journals Static and dynamic task mapping onto network on chip multiprocessors

DYNA ◽  
2014 ◽  
Vol 81 (185) ◽  
pp. 28 ◽  
Author(s):  
Freddy Bolaños-Martínez ◽  
Jose Edison Aedo ◽  
Fredy Rivera-Vélez
Keyword(s):  
Chip Multiprocessors ◽  
Network On Chip ◽  
Task Mapping ◽  
Dynamic Task ◽  
On Chip

Dynamic task mapping for Network-on-Chip based systems

2015 ◽  
Vol 61 (7) ◽  
pp. 293-306 ◽  
Author(s):  
Tahir Maqsood ◽  
Sabeen Ali ◽  
Saif U.R. Malik ◽  
Sajjad A. Madani
Keyword(s):  
Network On Chip ◽  
Task Mapping ◽  
Dynamic Task ◽  
On Chip

Thermal and power aware task mapping on 3D Network on Chip

2016 ◽  
Vol 51 ◽  
pp. 157-167 ◽  
Author(s):  
Amin Mosayyebzadeh ◽  
Maziar Mehdizadeh Amiraski ◽  
Shaahin Hessabi
Keyword(s):  
Network On Chip ◽  
Task Mapping ◽  
3D Network ◽  
On Chip

A low-power task mapping method for network on chip

2015 ◽  
Author(s):  
Wenwen Cao ◽  
Wei Hu ◽  
Puzhang Wang ◽  
Mengke Song ◽  
Ruomiao Li
Keyword(s):  
Low Power ◽  
Mapping Method ◽  
Network On Chip ◽  
Task Mapping ◽  
On Chip
Sign in / Sign up

Export Citation Format

Share Document