scholarly journals High-performance networks-on-chip

2017 ◽  
Author(s):  
Αναστάσιος Ψαρράς

Τις τελευταίες δύο δεκαετίες, πραγματοποιήθηκε μια θεμελειώδης αλλαγή στον τομέα της σχεδίασης ψηφιακών συστημάτων: η μετάβαση στην πολυ-πύρηνη εποχή. Όπως είναι φυσικό, οι ενσωμάτωση πολλών πυρήνων σε ένα ολοκληρωμένο κύκλωμα έχει αναβαθμίσει την κρισμότητα του υλικού διασύνδεσης, το οποίο είναι πλέον υπεύθυνο για την ικανοποίηση των αυξημένων απαιτήσεων επικοινωνίας. Λόγω της ευκολίας τους να ανταποκρίνονται στην κλιμάκωση, τα Δίκτυα σε Ολοκληρωμένα Κυκλώματα (Networks-on-Chip -- NoC), έχουν καθιερωθεί ώς το de facto μέσο επικοινωνίας μεταξύ των μονάδων επεξεργασίας των πολυ-πύρηνων συστημάτων. Για να συνεχίσουν να ανταποκρίνονται στις απαιτήσεις των μελοντικών συστημάτων, που θα αποτελούνται από εκατοντάδες πυρήνες, είναι επιτακτική η ανάγκη να μειώνεται το κόστος των δικτύων αυτών, χωρίς να θυσιάζεται η δικτυακή τους επίδοση.Σε αυτά τα πλαίσια, προτείνουμε τρείς εναλλακτικές αρχιτεκτονικές που ενισχύουν σημαντικά την απόδοση των Δικτύων σε Ολοκληρωμένα Κυκλώματα, ή οδηγούν στη μείωση της καταναλώμενης ισχύος τους.Η πρώτη είναι μια αρχιτεκτονική διασωληνωμένου δρομολογητή, το ShortPath, που καταφέρνει για πρώτη φορά να παραλληλοποιήσει τα στάδια δέσμευσης πόρων ενός δρομολογητή εικονικών καναλιών, χωρίς να καταφεύγει σε τεχνικές εικασιών. Το ShortPath ενισχύεται από έναν μηχανισμό παράκαμψης σταδίων διασωλήνωσης, με τον οποίο τα πακέτα παρακάμπτουν με παραγωγικό τρόπο όλα τα στάδια διασωλήνωσης του δρομολογητή χωρίς συμφόρηση.Οι άλλες δυο αρχιτεκτονικές εκμεταλλεύονται την ταχύτητα των καλωδίων του κυκλώματος για την ταχεία μετάδοση των πακέτων στα κανάλια μεταξύ δυο δρομολογητών (που απέχουν ελάχιστα χιλιοστά μεταξύ τους) σε μισό κύκλο ρολογιού. Μελετάται η εφαρμογή αυτού του κανόνα ρολογιού σε δυο εναλλακτικές αρχιτεκτονικές, που επιτρέπουν κανάλια μισού κύκλου και Διπλού Ρυθμού Μετάδοσης (Double Data Rate -- DDR). Οι προτεινόμενες προσεγγίσεις είτε ενισχύουν σημαντικά τις δικτυακές επιδόσεις, είτε οδηγούν σε μείωση της έκτασης και της κατανάλωσης ενέργειας του δικτύου. Αν και δεν είναι προφανές με την πρώτη ματιά, τα κανάλια μισού κύκλου ανοίγουν νέες δυνατότητες στη μείωση της χωρητικότητας των καλωδίων, κάνοντας έτσι ευκολότερη την εφαρμογή αυτής της τεχνικής σε κανάλια ακόμα μεγαλύτερου μήκους. Για τη διασωλήνωση μακρύτερων καναλιών, προτείνονται πρωτότυποι Ελαστικοί Ενταμιευτές διπλής ροής και διπλού ρυθμού μετάδοσης δεδομένων, με ενσωματωμένες λειτουργίες ελέγχου ροής δεδομένων.Με την εξέλιξη των πολυ-πύρηνων αρχιτεκτονικών, οι απαιτήσεις του συστήματος από το δίκτυο αυξάνονται. Πέρα από την υψηλή απόδοση και τη φυσική κλιμάκωση, απαιτείται η παροχή ειδικευμένων λειτουργιών, όπως η δικτυακή εικονικοποίηση, η απομόνωση των ροών και οι παροχή εγγυημένης ποιότητας υπηρεσιών. Παρόλο που οι παραδοσιακές αρχιτεκτονικές που υποστηρίζουν εικονικά κανάλια διαθέτουν ήδη τους πόρους για το διαχωρισμό των ροών, η αλληλοπαρεμβολή μεταξύ των ροών εξακολουθεί να υφίσταται, με αποτέλεσμα η δικτυακή επίδοση των διαφορετικών εικονικών καναλιών να αλληλοεπηρεάζεται αρνητικά.Ανταποκρινόμενοι σε αυτές τις απαιτήσεις, παρουσιάζουμε το PhaseNoC, μια αρχιτεκτονική δρομολογητών με εικονικά κανάλια, που πετυχαίνει πραγματική μη-παρεμβολή των ροών, εφαρμόζοντας πολύπλεξη διαίρεσης χρόνου στο επίπεδο των εικονικών καναλιών. Οι διαφορετικές ροές, ή οι διαφορετικές κλάσεις εφαρμογών, αντιστοιχίζονται σε διαφορετικά εικονικά κανάλια, και παραμένουν απομονωμένες μεταξύ τους, τόσο στο επίπεδο του εσωτερικού των δρομολογητών, όσο και στο επίπεδο του δικτύου συνολικά. Η επιβάρυνση στην καθυστέρηση τω πακέτων ελαχιστοποιείται μετά από κατάλληλο προγραμματισμό των ροών σε λειτουργία φάσεων, που εφαρμόζεται σε οποιαδήποτε τοπολογία δικτύου. Όταν δεν απαιτείται αυστηρή απομόνωση, η προτεινόμενη αρχιτεκτονική χρησιμοποιεί την πρωτότυπη τεχνική ευκαιριακής κλοπής εύρους ζώνης, έτσι ώστε να ενσχύσει ακόμη περισσότερο τις επιδόσεις του δικτύου.

2019 ◽  
Vol 10 (1) ◽  
pp. 196 ◽  
Author(s):  
Franco Fuschini ◽  
Marina Barbiroli ◽  
Giovanna Calò ◽  
Velio Tralli ◽  
Gaetano Bellanca ◽  
...  

Networks-on-chip are being regarded as a promising solution to meet the on-going requirement for higher and higher computation capacity. In view of future kilo-cores architectures, electrical wired connections are likely to become inefficient and alternative technologies are being widely investigated. Wireless communications on chip may be therefore leveraged to overcome the bottleneck of physical interconnections. This work deals with wireless networks-on-chip at optical frequencies, which can simplify the network layout and reduce the communication latency, easing the antenna on-chip integration process at the same time. On the other end, optical wireless communication on-chip can be limited by the heavy propagation losses and the possible cross-link interference. Assessment of the optical wireless network in terms of bit error probability and maximum communication range is here investigated through a multi-level approach. Manifold aspects, concurring to the final system performance, are simultaneously taken into account, like the antenna radiation properties, the data-rate of the core-to core communication, the geometrical and electromagnetic layout of the chip and the noise and interference level. Simulations results suggest that communication up to some hundreds of μm can be pursued provided that the antenna design and/or the target data-rate are carefully tailored to the actual layout of the chip.


2011 ◽  
Vol 71 (5) ◽  
pp. 641-650 ◽  
Author(s):  
Gilbert Hendry ◽  
Eric Robinson ◽  
Vitaliy Gleyzer ◽  
Johnnie Chan ◽  
Luca P. Carloni ◽  
...  

2017 ◽  
Vol 64 (12) ◽  
pp. 3103-3114 ◽  
Author(s):  
Anastasios Psarras ◽  
Savvas Moisidis ◽  
Chrysostomos Nicopoulos ◽  
Giorgos Dimitrakopoulos
Keyword(s):  

Sign in / Sign up

Export Citation Format

Share Document