scholarly journals Σχεδιασμός υλικού και λογισμικού επαναδιαμορφούμενων συστημάτων VLSI με χαμηλή κατανάλωση ισχύος

2008 ◽  
Author(s):  
Κωνσταντίνος Σιώζιος

Η παρούσα Διδακτορική Διατριβή διαπραγματεύεται την ανάπτυξη νέων μεθοδολογιών τόσο από πλευράς υλικού, όσο και λογισμικού, οι οποίες αποσκοπούν στον αποτελεσματικότερο σχεδιασμό επαναδιαμορφούμενων αρχιτεκτονικών. Αν και οι αρχές που διέπουν τις συγκεκριμένες μεθοδολογίες είναι καθολικές, εντούτοις στα πλαίσια της παρούσας Διδακτορικής Διατριβής εφαρμόζονται προκειμένου να βελτιστοποιηθεί ο βασικός εκπρόσωπος αυτής της κατηγορίας υλικού, το FPGA (Field-Programmable Gate Array). Πιο συγκεκριμένα, στα πλαίσια της παρούσας Διατριβής έχει αναπτυχθεί μια επαναδιαμορφούμενη αρχιτεκτονική, η οποία χαρακτηρίζεται από μειωμένες απαιτήσεις κατανάλωσης ισχύος/ενέργειας, χωρίς όμως να παρατηρούνται επιπτώσεις στις τιμές άλλων σχεδιαστικών παραμέτρων (π.χ. καθυστέρηση, απαιτήσεις για επιφάνεια πυριτίου, κτλ.) σε σχέση με τις αντίστοιχες προσεγγίσεις της βιβλιογραφίας. Εξίσου σημαντικό πρόβλημα με τον σχεδίασμά μιας αποτελεσματικής αρχιτεκτονικής, θεωρείται πως είναι και η ανάπτυξη των αλγορίθμων και των εργαλείων CAD, τα οποία αξιοποιούν στον έπακρο τις ιδιαιτερότητες/χαρακτηριστικά που προσφέρει η εκάστοτε επαναδιαμορφούμενη αρχιτεκτονική. Για το σκοπό αυτό, στα πλαίσια της παρούσας Διδακτορικής Διατριβής έχει επιπλέον αναπτυχθεί και μια ολοκληρωμένη σχεδιαστική ροή εργαλείων CAD, η οποία απευθύνεται σε FPGA. Στηριζόμενοι σε υπάρχουσες μελέτες, οι οποίες συγκρίνουν την αποτελεσματικότητα υλοποίησης των ψηφιακών εφαρμογών σε εναλλακτικές αρχιτεκτονικές, καθίσταται προφανές πως τα FPGA αν και προσφέρουν καλύτερες επιδόσεις συγκρινόμενα με τους επεξεργαστές γενικού (CPU) και ειδικού (DSP) σκοπού, εντούτοις υπολείπονται σημαντικά εκείνων των υλικών ειδικού σκοπού (ASIC). Μία από τις αιτίες αυτού είναι και το δίκτυο διασύνδεσης τους, το οποίο καταλαμβάνει περίπου το 80% της συνολικής επιφάνειας, ενώ καταναλώνει το 85% της δαπανώμενης ενέργειας. Λαμβάνοντας επιπλέον υπόψη πως οι πόροι διασύνδεσης δεν αξιοποιούνται πλήρως και ομοιόμορφα κατά μήκος της επαναδιαμορφούμενης αρχιτεκτονικής, συμπεραίνουμε πως απαιτείται ένας πιο προσεκτικός σχεδιασμός αυτών. Για την αντιμετώπιση του συγκεκριμένου προβλήματος, στα πλαίσια της παρούσας Διδακτορικής Διατριβής προτείνεται μια σχεδιαστική μεθοδολογία για την ανάπτυξη ετερογενών δικτύων διασύνδεσης, τα οποία ανταποκρίνονται καλύτερα τόσο στις απαιτήσεις των χρησιμοποιούμενων αλγορίθμων υποστήριξης (π.χ. placement and routing), όσο και στις κατηγορίες των εφαρμογών (π.χ. multimedia, DSP, κτλ.) που υλοποιούνται στο FPGA. Οι αυξημένες τιμές κατανάλωσης ισχύος/ενέργειας που εμφανίζουν οι επαναδιαμορφούμενες αρχιτεκτονικές, μεταξύ των άλλων επηρεάζουν και την εμφανιζόμενη θερμοκρασία που αναπτύσσεται κατά τη διάρκεια λειτουργίας των τελευταίων. Το συγκεκριμένο θέμα προσφάτως έχει χαρακτηριστεί από τη βιομηχανία ανάπτυξης επαναδιαμορφούμενων αρχιτεκτονικών ως ένα από τα σημαντικότερα προβλήματα, το οποίο χρήζει άμεσης αντιμετώπισης. Μάλιστα το πρόβλημα αυτό καθίσταται ακόμη εντονότερο από το αντίστοιχο που παρατηρείται στις συσκευές ASIC, λόγω της αυξημένης πυκνότητας ισχύος που εμφανίζουν τα FPGA. Μεταξύ των προβλημάτων που ενδέχεται να ανακύψουν από τα υψηλά επίπεδα θερμοκρασίας είναι ο περιορισμός της αξιοπιστίας, καθώς και η μείωση του χρόνου ζωής. Για την αντιμετώπιση του συγκεκριμένου προβλήματος στα πλαίσια της παρούσας Διδακτορικής Διατριβής προτείνεται μια νέα μεθοδολογία διαχείρισης της εμφανιζόμενης θερμοκρασίας, η οποία εγγυάται αρχικά τον περιορισμό των μέγιστων τιμών αυτής, και εν συνεχεία την ομοιόμορφη κατανομή της σε ολόκληρη την επιφάνεια της αρχιτεκτονικής. Παρά τα μειονεκτήματα που εμφανίζουν οι επαναδιαμορφούμενες αρχιτεκτονικές σε σχέση με τις αντίστοιχες υλοποιήσεις σε ASIC, αυτές παρουσιάζουν ένα συγκριτικό πλεονέκτημα σύμφωνα με το οποίο επιτρέπεται η υλοποίηση οποιασδήποτε εφαρμογής. Πιο συγκεκριμένα, η παρεχόμενη δυνατότητα για εύκολη και γρήγορη τροποποίηση του συνόλου (ή τμήματος) ενός ψηφιακού σχεδιασμού τις καθιστά κατάλληλες για την γρήγορη ανάπτυξη τελικών προϊόντων, τα οποία παράλληλα χαρακτηρίζονται από μειωμένο κόστος σχεδιασμού. Πρέπει όμως να σημειωθεί πως προκειμένου η δυνατότητα αυτή να αξιοποιείται στο έπακρο, απαιτούνται εργαλεία CAD, τα οποία θα διαχειρίζονται αποτελεσματικά όλες τις παραμέτρους που η συγκεκριμένη διαδικασία εισάγει. Για το σκοπό αυτό, στα πλαίσια της παρούσας Διδακτορικής Διατριβής προτείνεται μια μεθοδολογία υπολογισμού της πληροφορίας προγραμματισμού επαναδιαμορφούμενων αρχιτεκτονικών, η οποία είναι ανεξάρτητη της επαναδιαμορφούμενης αρχιτεκτονικής, ενώ παράλληλα υποστηρίζει ένα πλήθος δυνατοτήτων (π.χ. μερική, δυναμική, κατά τη διάρκεια λειτουργίας, κτλ.) που επιτρέπουν την αποτελεσματικότερη υλοποίηση των εφαρμογών. Το τελευταίο θέμα που μελετάται στην παρούσα Διδακτορική Διατριβή αφορά την ανάπτυξη μιας σχεδιαστικής μεθοδολογίας, καθώς και των συνοδευτικών εργαλείων CAD υποστήριξης αυτής, τα οποία μπορεί να προσφέρουν συγκριτικά αυξημένες επιδόσεις. Πιο αναλυτικά, προκειμένου να υλοποιηθούν οι σύγχρονες ψηφιακές εφαρμογές απαιτείται αυξημένη σχεδιαστική πολυπλοκότητα, η οποία συχνά επιτυγχάνεται με την ολοκλήρωση ολοένα και περισσότερων στοιχείων λογικής πάνω στο ίδιο chip. Αποτέλεσμα της συγκεκριμένης τάσης είναι η περαιτέρω επιδείνωση των προβλημάτων που οφείλονται στα μεγάλα μήκη καλωδίωσης. Ο περιορισμός αυτός έχει στρέψει τις εταιρείες που δραστηριοποιούνται στο σχεδιασμό και την κατασκευή αρχιτεκτονικών να προσανατολιστούν σε διαφορετικές τεχνολογίες ολοκλήρωσης, πέρα από τη συμβατική CMOS, μιας και η διαρκής κλιμάκωση των διαστάσεων σχεδιασμού έχει σχεδόν αγγίξει τα κατασκευαστικά όρια του πυριτίου. Μια από τις λύσεις στο συγκεκριμένο πρόβλημα αναμένεται να δοθεί μέσω της ολοκλήρωσης κατά την τρίτη διάσταση, η οποία εκτιμάται πως στα επόμενα χρόνια θα αποτελεί την βασική τεχνολογία σχεδιασμού/κατασκευής ψηφιακών κυκλωμάτων. Παρά τα συγκριτικά πλεονεκτήματα όμως που προσφέρει η συγκεκριμένη τεχνολογία, μέχρι στιγμής δεν υπάρχουν εργαλεία CAD τα οποία είναι σε θέση να ποσοτικοποιήσουν τα σχεδιαστικά οφέλη. Για το σκοπό αυτό, στα πλαίσια της παρούσας Διδακτορικής Διατριβής έχει αναπτυχθεί ένα ολοκληρωμένο σχεδιαστικά περιβάλλον το οποίο απευθύνεται σε 3Δ επαναδιαμορφούμενες αρχιτεκτονικές, το οποίο μπορεί να χρησιμοποιηθεί είτε για την διερεύνηση εναλλακτικών αρχιτεκτονικών, είτε για την υλοποίηση εφαρμογών σ’ αυτές.

2008 ◽  
Author(s):  
Michael Wirthlin ◽  
Brent Nelson ◽  
Brad Hutchings ◽  
Peter Athanas ◽  
Shawn Bohner

2020 ◽  
Vol 91 (10) ◽  
pp. 104707
Author(s):  
Yinyu Liu ◽  
Hao Xiong ◽  
Chunhui Dong ◽  
Chaoyang Zhao ◽  
Quanfeng Zhou ◽  
...  

2021 ◽  
Vol 11 (8) ◽  
pp. 3330
Author(s):  
Pietro Nannipieri ◽  
Stefano Di Matteo ◽  
Luca Baldanzi ◽  
Luca Crocetti ◽  
Jacopo Belli ◽  
...  

Random numbers are widely employed in cryptography and security applications. If the generation process is weak, the whole chain of security can be compromised: these weaknesses could be exploited by an attacker to retrieve the information, breaking even the most robust implementation of a cipher. Due to their intrinsic close relationship with analogue parameters of the circuit, True Random Number Generators are usually tailored on specific silicon technology and are not easily scalable on programmable hardware, without affecting their entropy. On the other hand, programmable hardware and programmable System on Chip are gaining large adoption rate, also in security critical application, where high quality random number generation is mandatory. The work presented herein describes the design and the validation of a digital True Random Number Generator for cryptographically secure applications on Field Programmable Gate Array. After a preliminary study of literature and standards specifying requirements for random number generation, the design flow is illustrated, from specifications definition to the synthesis phase. Several solutions have been studied to assess their performances on a Field Programmable Gate Array device, with the aim to select the highest performance architecture. The proposed designs have been tested and validated, employing official test suites released by NIST standardization body, assessing the independence from the place and route and the randomness degree of the generated output. An architecture derived from the Fibonacci-Galois Ring Oscillator has been selected and synthesized on Intel Stratix IV, supporting throughput up to 400 Mbps. The achieved entropy in the best configuration is greater than 0.995.


Sign in / Sign up

Export Citation Format

Share Document