Pipeline and parallel processor architecture for fast computation of 3D-DWT using modified lifting scheme

2016 ◽  
Author(s):  
C Ashok Kumar ◽  
B K Madhavi ◽  
K Lalkishore
Keyword(s):  
Lifting Scheme ◽  
Fast Computation ◽  
Processor Architecture ◽  
Parallel Processor ◽  
3D Dwt

Reconfigurable Instruction-Level Parallel Processor Architecture

2003 ◽  
pp. 208-220 ◽  
Author(s):  
Toshiyuki Ito ◽  
Kentaro Ono ◽  
Mayumi Ichikawa ◽  
Yuuichi Okuyama ◽  
Kenichi Kuroda
Keyword(s):  
Processor Architecture ◽  
Parallel Processor

OptoRAP – eine rekonfigurierbare optoelektronische Parallelprozessor-Architektur für die Bildvorverarbeitung (OptoRAP – a Reconfigurable Optoelectronic Parallel Processor Architecture for Image Pre-Processing)

2003 ◽  
Vol 45 (2) ◽  
Author(s):  
Dietmar Fey ◽  
Andreas Loos
Keyword(s):  
Processor Architecture ◽  
Parallel Processor

ZusammenfassungIntelligente Sensorchips sind dadurch gekennzeichnet, dass die Sensormatrix zusammen mit einem Signalprozessorkern auf einem Chip integriert wird. Solche Detektormatrix-Signalprozessor-Architekturen führen jedoch eine "unnatürliche" Parallel-Seriell-Wandlung durch, da ein paralleles Bild nach der Aufnahme seriell zu einem weitgehend seriell arbeitenden Signalprozessor zur Bildverarbeitung übertragen wird. Stattdessen wird in der hier vorgestellten Chip-Architektur das Bild sowohl parallel aufgenommen als auch parallel weiterverarbeitet, was zu einer wesentlichen Steigerung beim Durchsatz führt. Erreicht wird dies durch eine optoelektronische Feldrechner-Architektur, in der jedes Sensorelement mit einem lokalen Prozessorelement verbunden ist. Um die Größe eines einzelnen Prozessorelementes klein zu halten — was gleichbedeutend mit einer hohen Pixel-Auflösung ist — und dennoch eine Vielzahl von Operationen ausführen zu können, werden rekonfigurierbare Prozessorelemente angestrebt.

Sign in / Sign up

Export Citation Format

Share Document